Nova tecnologia de IA da China promete reduzir drasticamente o consumo de energia.

Modelos de linguagem gigantes, geradores de imagens, assistentes inteligentes - hoje a IA consome quantidades enormes de energia.

Um grupo de pesquisa da China, porém, descreve uma saída surpreendentemente simples.

A fase atual de expansão da IA vem com um custo oculto: datacenters no limite térmico e contas de eletricidade disparando. Especialmente no treinamento de modelos grandes, consumo e despesas sobem a patamares difíceis de sustentar. Pesquisadores chineses apresentam agora uma abordagem que pode derrubar drasticamente a energia exigida por redes neurais - sem sacrificar a precisão.

Por que a IA moderna consome tanta eletricidade

Seja um chatbot como o ChatGPT, um gerador de imagens ou um sistema de assistência em veículos, por trás do serviço há conjuntos imensos de máquinas com chips especializados. O treinamento de redes neurais profundas depende de operações de matriz repetidas milhões a bilhões de vezes. Para isso, a infraestrutura costuma se apoiar principalmente em GPUs (processadores gráficos).

Esse modelo de computação concentra o gasto em dois pontos principais:

• o processamento em si, executado por CPUs e GPUs
• a transferência constante de dados entre memória e unidades de cálculo

É justamente no segundo item que entra a proposta mais recente: calcular diretamente dentro da memória, usando uma base de hardware totalmente diferente.

Memristores: componentes que “lembram”

A peça central é o memristor. Em termos simples, trata-se de um resistor com memória: a resistência elétrica depende de como o componente foi “programado” anteriormente - e esse estado fica preservado.

Por isso, memristores são candidatos naturais para representar fisicamente os pesos de uma rede neural. Em vez de manter números em memória convencional e enviar esses valores sem parar ao processador, as operações acontecem no mesmo local em que os pesos estão guardados. Em teoria, isso economiza energia em larga escala.

Na prática, existe um obstáculo: memristores não são perfeitos. Há ruído, variações e respostas que não são totalmente exatas. Erros pequenos já podem desestabilizar modelos de IA.

“O grande desafio é conviver com a imprecisão do hardware - em vez de combatê-la com correções extremamente caras.”

Treinamento EaPU em memristores: não lutar contra o erro, e sim considerá-lo no cálculo

É aqui que entra a técnica apresentada pelo grupo do laboratório de Zhejiang, na China. O método se chama “error-aware probabilistic update” (EaPU). A ideia, bastante intuitiva, é aceitar erros modestos - desde que permaneçam dentro de um intervalo tolerável.

Como o EaPU funciona, em essência

No treinamento tradicional, a rede ajusta uma grande parcela de seus pesos a cada iteração. Em hardware com memristores, esse comportamento sai caro: reescrever os estados dos componentes demanda muita energia.

O EaPU altera a lógica do treinamento:

• O sistema permite pequenas discrepâncias enquanto ficarem abaixo de um limiar definido.
• Um peso só é regravado no memristor quando a mudança for realmente relevante.
• Em cada rodada de aprendizado, a rede atualiza menos de 0,1 Prozent de todos os parâmetros.

Com isso, quase desaparece o maior centro de custo energético do treinamento: a regravação incessante de incontáveis células de memória.

Menos energia e vida útil muito maior do hardware

Ao comparar com métodos anteriores voltados a memristores, os pesquisadores relatam vários ganhos expressivos:

• Até 50-fach menor consumo de energia durante o treinamento em hardware de memristor.
• Até 1.000-fache extensão de vida útil, já que os componentes passam a ser regravados com bem menos frequência.
• Cerca de 60 Prozent mais precisão em relação a técnicas mais antigas de treinamento baseadas em memristores.

O contraste com GPUs é ainda mais impactante. Segundo a equipe, na mesma tarefa o EaPU reduz a demanda energética em aproximadamente seis ordens de grandeza - em outras palavras, algo como um milhão de vezes menos eletricidade do que uma configuração de GPU equivalente.

“Uma demanda de energia que cai, em relação a sistemas de GPU, pelo fator 106 mudaria de forma fundamental a operação dos modelos de IA atuais.”

Primeiros testes: tirar ruído de imagens e melhorar a resolução

O EaPU já foi testado fora da teoria, em uma matriz de memristores com largura de estrutura de 180 Nanometern. Foram treinadas redes neurais para duas tarefas típicas de processamento de imagem:

• remover ruído de imagens
• ampliar imagens artificialmente (Super-Resolution)

Os resultados ficaram em patamar semelhante ao de métodos consolidados em hardware tradicional - mas com consumo de energia muito menor. Isso sugere que o conceito não se limita a demonstrações “no papel” e pode fazer sentido em cenários reais.

Grandes modelos de linguagem também podem ganhar com isso?

Por enquanto, o tamanho do hardware disponível limita os experimentos: os chips de memristor usados até aqui são relativamente pequenos. Ainda assim, a equipe avalia que o princípio pode valer também para grandes modelos de linguagem (Large Language Models, LLMs).

Se essa hipótese se confirmar, o impacto alcançaria diretamente chatbots, assistentes de programação e ferramentas de análise que hoje dependem de recursos computacionais gigantescos. O grupo afirma que pretende testar o EaPU em redes bem maiores no futuro.

Outro ponto relevante: a técnica não depende exclusivamente de memristores. Segundo a expectativa dos envolvidos, ela pode ser adaptada para outros tipos de memória emergentes, como:

• transistores ferroelétricos
• magnetoresistive RAM (MRAM)

Isso amplia o leque de alternativas de hardware para uma IA mais eficiente em energia.

O que isso pode significar para datacenters e para o uso no dia a dia

Caso a abordagem escale bem, datacenters voltados a IA podem se tornar bastante diferentes dos atuais. Em vez de galpões cheios de GPUs, seria possível imaginar chips analógicos compactos que combinam armazenamento e computação no mesmo bloco. Além de reduzir a conta de luz, isso também diminui a necessidade de refrigeração e o impacto de CO₂.

Algumas consequências práticas possíveis:

• ciclos de treinamento muito mais baratos para empresas
• chips de IA menores e especializados para smartphones, carros e equipamentos industriais
• mais processamento na borda da rede (Edge), sem depender o tempo todo de enviar dados para a nuvem

No cotidiano, recursos “inteligentes” poderiam se tornar viáveis onde hoje o consumo de energia é um impeditivo - por exemplo, em sensores a bateria, wearables e robôs autônomos.

Entendendo os termos: o que significam os conceitos-chave

Quem não acompanha de perto o tema de hardware pode se perder na terminologia. Dois conceitos são centrais aqui:

• Analoge In-Memory-Berechnung: as operações ocorrem dentro do próprio componente de memória, usando correntes e tensões analógicas, em vez de apenas zeros e uns digitais.
• Noise-Toleranz: o modelo é treinado para lidar com sinais imprecisos ou ruidosos sem tornar as previsões instáveis.

O ponto interessante é que redes neurais já tendem a ter certa robustez a perturbações. O EaPU explora esse “espaço de tolerância” de forma sistemática, em vez de exigir uma exatidão matemática máxima que muitas vezes nem é necessária na prática.

Riscos, dúvidas em aberto e próximos passos

A técnica, claro, ainda deixa perguntas importantes. Não está totalmente claro como o método se comporta em modelos extremamente grandes, com bilhões de parâmetros. Além disso, os custos reais para fabricar chips de memristor confiáveis em escala industrial ainda não são previsíveis.

Também há riscos em aplicações críticas, como medicina ou direção autônoma. Nesses casos, será essencial avaliar com rigor quanta imprecisão de hardware - combinada ao EaPU - pode ser tolerada sem ultrapassar limites de segurança.

Mesmo com essas incertezas, o trabalho sinaliza algo relevante: a corrida por modelos de IA cada vez maiores não precisa terminar, inevitavelmente, em um beco sem saída energético. Ao co-projetar hardware e método de treinamento, dá para reduzir de forma significativa o “apetite” elétrico da próxima geração de sistemas - possivelmente até chegar ao ponto em que um modelo potente caiba em um único chip eficiente.